近期，日本芯片制造商 Rapidus 的 2nm 節(jié)點 2HP 引發(fā)業(yè)內的關注。據(jù)消息人士 Kurnal 表示，通過對 Rapidus 分享的數(shù)據(jù)進行擬合計算，其 2HP 工藝邏輯密度可達 237.31 MTr/mm2，與臺積電同代制程 N2 的 236.17 MTr/mm2 幾無差異，這一數(shù)據(jù)彰顯了 Rapidus 的 2nm 制程在 PPA（Power 功耗、Performance 性能、Area 面積）三個角度之一的 Area（面積）端有著良好的表現(xiàn)。
然而，評估一個先進制程節(jié)點的綜合水平，不能僅依靠邏輯密度這一項指標，Power（功耗）和 Performance（性能）數(shù)據(jù)同樣至關重要。只有當這些數(shù)據(jù)全部出爐，才能對 Rapidus 2nm 工藝 2HP 的整體性能和能效做出準確判定。而且，良率和生產效率也是決定該制程節(jié)點能否在商業(yè)上取得成功的關鍵因素。
值得一提的是，由于英特爾在 Intel 18A 節(jié)點引入的 BSPDN 背面供電技術對芯片設計產生了改變，使得其邏輯密度無法與非 BSPDN 的2nm系列制程直接比較。這也凸顯了不同廠商在技術路線選擇和設計優(yōu)化上的差異。
Rapidus已于今年7月完成了首塊2nm GAA晶圓的試制，并制定了明確的量產目標，計劃到 2027 年實現(xiàn) 25000 WPM（每月晶圓數(shù)量）規(guī)模的量產。此外，Rapidus 的 2nm PDK（工藝設計套件）預計將在 2026 年第一季度向客戶提供。
