Electron E1 芯片，圖片來自Efficient Computer

重構(gòu)思路

長(zhǎng)期以來，馮·諾依曼架構(gòu)主導(dǎo)計(jì)算領(lǐng)域，其核心邏輯是“從存儲(chǔ)器讀取指令—處理數(shù)據(jù)—結(jié)果存回存儲(chǔ)器—讀取下一條指令”的循環(huán)模式。但這種模式存在大的額外開銷：

• 指令讀取能耗高：每秒數(shù)十億次的指令讀取操作本身消耗大量能量；
• 分支預(yù)測(cè)成本：為避免流程中斷，現(xiàn)代CPU需通過“分支預(yù)測(cè)”邏輯預(yù)判下一條指令，進(jìn)一步增加能耗與復(fù)雜度。

這些問題在邊緣計(jì)算場(chǎng)景中被放大——對(duì)于依賴有限能源的設(shè)備，低效能耗直接限制了運(yùn)行時(shí)長(zhǎng)與應(yīng)用范圍。因此，打破馮·諾依曼架構(gòu)的桎梏，成為提升邊緣端處理器能效的關(guān)鍵。

架構(gòu)核心：用空間代替順序讀取

E1處理器的核心創(chuàng)新在于采用“數(shù)據(jù)流架構(gòu)”，將程序指令在芯片上進(jìn)行“空間布局”，不依賴存儲(chǔ)器的順序讀取，具體設(shè)計(jì)包括：

• 計(jì)算單元陣列：由一組簡(jiǎn)化的計(jì)算單元（tiles）組成陣列，每個(gè)單元可執(zhí)行指令，但省去指令讀取、分支預(yù)測(cè)等非必要功能，僅保留核心計(jì)算能力；
• 可編程網(wǎng)絡(luò)連接：計(jì)算單元通過專門設(shè)計(jì)的可編程網(wǎng)絡(luò)連接，數(shù)據(jù)按程序邏輯在單元間流轉(zhuǎn)，前一單元的處理結(jié)果直接作為后一單元的輸入；
• 靈活適配分支邏輯：遇到if/then/else等分支語句時(shí)，計(jì)算單元的空間排布會(huì)相應(yīng)分支，類似“鐵軌岔路”，確保數(shù)據(jù)按正確路徑流轉(zhuǎn)。

配套的“effcc Compiler”編譯器則負(fù)責(zé)將C語言等常見程序映射到硬件：為每條指令分配計(jì)算單元，并配置網(wǎng)絡(luò)路徑，確保數(shù)據(jù)按序處理。即使是包含反饋路徑的“任意循環(huán)”（如while循環(huán)），也能通過架構(gòu)設(shè)計(jì)實(shí)現(xiàn)通用計(jì)算——這一突破解決了多數(shù)數(shù)據(jù)流架構(gòu)無法支持通用計(jì)算的難題。開發(fā)者不需更改代碼結(jié)構(gòu)，便能將現(xiàn)有程序高效運(yùn)行在E1架構(gòu)上。

在典型嵌入式任務(wù)中（如傳感器數(shù)據(jù)的快速傅里葉變換、機(jī)器學(xué)習(xí)卷積運(yùn)算），據(jù)稱，E1的能效比商用超低功耗CPU高出10-100倍，且具備兩大核心優(yōu)勢(shì)：

非侵入式適配性：支持C語言編程，兼容常見平臺(tái)，用戶無需重構(gòu)代碼即可遷移；

個(gè)性化優(yōu)化空間：基礎(chǔ)模型具備泛化能力，補(bǔ)充少量個(gè)人數(shù)據(jù)即可進(jìn)一步提升精度，適配不同場(chǎng)景需求。

無論是嵌入工業(yè)設(shè)備、物聯(lián)網(wǎng)傳感器，還是為身體障礙用戶提供交互工具，都能在有限能源下維持長(zhǎng)期穩(wěn)定運(yùn)行。

發(fā)布意義：為邊緣計(jì)算場(chǎng)景提供通用、高效的新范式

與谷歌TPU、亞馬遜Inferentia等特定用途的數(shù)據(jù)流架構(gòu)不同，E1具備通用計(jì)算能力，其可編程網(wǎng)絡(luò)支持任意控制邏輯與循環(huán)結(jié)構(gòu)，使其不僅能適配通用任務(wù)，也適用于AI、傳感器等對(duì)低功耗有極高要求的邊緣場(chǎng)景。

簡(jiǎn)單理解這就相當(dāng)于嵌入式領(lǐng)域的RISC-V，都是為了在功耗受限設(shè)備上實(shí)現(xiàn)高效計(jì)算能力的架構(gòu)創(chuàng)新。

崔歡歡